

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

①Int.Cl. ②日本分類  
G 01 r 31/24 99(5)C 6  
H 01 l 7/64 99(5)C 0

③日本国特許庁

④特許出願公告

昭49-35586

## 特許公報

⑤公告 昭和49年(1974)9月24日

発明の数 1

(全3頁)

1

## ⑥半導体装置の製造法

⑦特 願 昭43-91929

⑧出 願 昭43(1968)12月14日

⑨発 明 者 村田栄一

東京都港区芝5の7の15日本電

気株式会社内

同 入江俊昭

同所

⑩出 願 人 日本電気株式会社

東京都港区芝5の7の15

⑪代 理 人 弁理士 滝本浩

## 図面の簡単な説明

第1図は本発明の半導体装置の製造法の実施例を示し、第1-a図、第1-b図、第1-c図はそれぞれ本発明の製造法によつて得られた半導体装置素子例を示す図、第2図は従来の方法を示し、第2-a図、第2-b図は従来の方法によつて得られた半導体装置の例を示す図である。

## 発明の詳細な説明

本発明は半導体装置の製造方法に関するものである。

一般に高周波高出力トランジスタは第2-a図、第2-b図の第2図の切断した素子の詳細図から明らかなように1個の半導体装置内にエミッター電極E(又はベース電極)とベース電極B(又はエミッタ電極E)とより成る1個の素子U又は複数個の素子U(以後該素子を単位素子と呼ぶ)を含むものがあることは公知の事実である。しかしこれらの半導体装置を製造するには第2図(第2-a図、第2-b図を含む)に示す如く、一枚の半導体基板Wに含まれる総ての半導体装置は幾何構造的に略ぼ同じ大きさになる。即ち第2図で説明すると、半導体基板Wの切断線を決定する切断点 $X_1, X_2, \dots, X_n, Y_1, Y_2, \dots, Y_m$ ( $n, m$ は共に任意の整数)に関しては $|X_1 - X_2| \approx$

2

$$|X_2 - X_3| \approx \dots \approx |X_{n-1} - X_n| \text{ 及び } |Y_1 - Y_2| \approx |Y_2 - Y_3| \dots \approx |Y_{m-1} - Y_m|$$

の関係が略ぼ成立する略ぼ同じ大きさに切断して該半導体装置の設計に基づいた或る狭い範囲の電気的特性例えば同一の高周波出力を備えた半導体装置を製造することを目的とした製造方法であると云える。従つて設計値より狭い範囲の電気的特性を必要とする時には該半導体装置は過剰設計となり該半導体装置は価格的に高価なものとなる。

10 又これと反対に設計値より広い範囲の電気的特性を必要とする時は再設計即ち別品種の設計の必要がある等、電気的特性の点から見て非常に自由度の狭い半導体装置製造法となる。

本発明は以上説明した従来の方法に附随する諸

15 問題の解決を目的した。即ちあらかじめ電気的特性をチェックした半導体基板に含まれる半導体装置(又は単位素子)を該半導体基板から切断し、半導体装置を得るに際し、あらかじめ該半導体基板に含まれる電気的良品特性の単位素子の総ての位置を例えば電子計算機等に記憶させる。その結果、例えば領域Iには第1-a図に示す如く素子を5個乃至6個を含む電気的特性Aの半導体装置と、第1-b図に示す如く素子を4個乃至3個を含む電気的特性Bの半導体装置と第1-c図に示す如く素子を2個乃至1個を含む電気的特性Cの半導体装置を含むがその中特性Aのものが最も多く存在することを記憶している。同様にして領域IIには特性B、Cのものが含まれているが、特性Bのものが最も多く存在し、領域IIIには特性Cのものと不良品が含まれるが、特性Cのものの方が多く存在することを記憶しているとする。今電気的特性Aの半導体装置をL個、電気的特性Bの半導体装置をM個、電気的特性Cの半導体装置をN個を必要とする時には、前記半導体基板より前記必要個数を切断し得られる様に第1図に示す如く該半導体基板のX軸方向、Y軸方向の切断点 $X_1, X_2, \dots, X_n$ 及び $Y_1, Y_2, \dots, Y_m$ を例えば前記電子計

3

算機を用いて決定することにより、例えば第1-a図、第1-b図、第1-c図に示す如く幾何構造的に大きさの違う即ち電気的特性例えば高周波出力の異なつた半導体装置を一枚の半導体基板から任意に取り出す事が出来る。領域Iより切り出した特性B、Cのもの、領域IIより切り出した特性Cのものも、それぞれ各特性に応じて前記の必要個数の中に算入することも出来る。

第1-a図は第1図A部の詳細図で単位素子U 6ケのうち6個全部が良品の場合と、6個のうち1個U'が不良で残りの5個が良品の場合を示し、前記の不良品U'は電気特性チェックで不良マークがおされている。第1-b図は第1図B部の詳細図で単位素子4個の場合を示している。また第1-c図は第1図c部の詳細図で単位素子2個の場合である。

以上の様に本発明による半導体装置製造法を用いると第2図に示した従来の方法では不可能であ

4

つたあらかじめ電気特性をチェックされた一枚の半導体基板から複数個の単位素子を組合せて切断することにより異つた電気的特性例えば高周波出力を備えた複数種の半導体装置を容易に得られるのである。



#### ⑦特許請求の範囲

1 半導体基板内にあらかじめ電気的特性が良品と判定された単位素子が無作為に分体している場合において該単位素子の任意の組合せによりなる任意の電気的特性を有する半導体装置を予め測定せる該単位素子の良品の分布に応じて該半導体基板から切り出すことを特徴とする半導体装置の製造法。

#### ⑧引用文献


特 公 昭41-12973

第1図




第2図


第1-Q図



第1-6図



第1-C図



第2-Q図



第2-6図

